PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-268957

(43) Date of publication of application: 29.09.2000

(51)Int.CI.

H05B 33/08 G09G 3/20

G09G 3/30 H05B 33/14

(21)Application number: 11-073927

(71)Applicant: SANYO ELECTRIC CO LTD

(22) Date of filing:

18.03.1999


(72)Inventor: FURUMIYA NAOAKI

(54) ELECTROLUMINESCENCE DISPLAY DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To substantially prevent shortage of the life of an EL element caused by accumulation of space charges in the EL element generating by repeating current driving.

SOLUTION: In this EL display device having at least a hole transport layer and a luminescent layer between an anode and a cathode and emitting light by supplying a specified bias, a selecting circuit 2 for supplying voltage VBS higher than power source voltage supplying to the anode during driving and either one voltage of earthing voltage and negative voltage Vcd to the cathode is installed, and space charges accumulating in the element are periodically removed by applying reverse bias between the anode and the cathode during a non-display period.



LEGAL STATUS

[Date of request for examination]

20.02.2002

[Date of sending the examiner's decision of

07.01.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] A electroluminescence display characterized by applying a reverse bias between said anode plates and cathode at a non-display period in a electroluminescence display which emits light by having a hole transporting bed and a luminous layer at least, and supplying predetermined bias between an anode plate and cathode.

[Claim 2] When a pulse signal generated at a non-display period is inputted and this pulse signal is the 1st level, When the 1st potential for supplying said predetermined bias between said anode plates and cathode is impressed to said cathode or anode plate and said pulse signal is the 2nd level, A electroluminescence display according to claim 1 characterized by having a selection circuitry which impresses the 2nd potential for supplying said reverse bias between said anode plates and cathode to said cathode or anode plate.

[Claim 3] Said pulse signal is a electroluminescence display according to claim 1 or 2 characterized by being a blanking pulse signal or a clamp pulse signal generated at a non-display period.

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[The technical field to which invention belongs] This invention has a hole transportation layer and a luminous layer at least between an anode plate and cathode, and relates to the electroluminescence display which emits light by supplying predetermined bias.

[Description of the Prior Art] Since an organic EL device emits light itself, while it does not need a required back light with a liquid crystal display but is the the best for thin-shape-izing, in order that there may be no limit also in an angle of visibility, the utilization is greatly expected as a next-generation display.

[0003] As shown in drawing 7, between the anode plate 51 which consists of transparent electrodes, such as ITO, and the cathode 55 which consists of a MgIn alloy, such an organic EL device carries out the laminating of the hole transportation layer 52 which consists of MTDATA, the luminous layer 53 which consists of TPD and Rubrene, and the electronic transportation layer 54 which consists of Alq3 to order, and is formed. And when the hole poured in from the anode plate 51 and the electron poured in from cathode 55 recombine inside a luminous layer 53, light is emitted, and as the arrow head in drawing shows, light is emitted to the exterior from a transparent anode plate side.

[0004] Two kinds, the passive mold of passive-matrix structure and the active mold which uses TFT, are shown in the indicating equipment which drives this organic electroluminescence, and the drive circuit shown in drawing 6 was conventionally used in the active mold.

[0005] In drawing 6, 70 is an organic EL device. The drive circuit for 1 pixel TFT71 for switching which the status signal DATA from the display signal line 75 is impressed to a drain, and the selection signal SCAN from selection-signal Rhine 76 is impressed to the gate, and is turned on and off with a selection signal SCAN, The source of TFT71, and predetermined direct current voltage Vsc The capacitor 72 which is connected in between, is charged by the status signal supplied at the time of ON of TFT71, and holds the charge voltage VG at the time of OFF of TFT71, While connecting with power supply Rhine 77 to which a drain supplies the drive supply voltage Vdd and connecting the source to the anode plate of an organic EL device 70 It is constituted by supplying the maintenance voltage VG from a capacitor 72 to the gate by TFT74 for a drive which carries out the current drive of the organic EL device 70. Moreover, the cathode of an organic EL device is connected to touch-down (GND) potential, and the drive supply voltage Vdd is usually positive potential called 10V. Moreover, voltage Vsc is the same potential as Vdd, or touch-down (GND) potential.

[0006] As shown in <u>drawing 7</u>, on the glass substrate 60, TFT74 for this drive carries out the laminating of the polish recon thin film 65 which has the gate electrode 61, the gate insulator layer 62, the drain field 63, a channel field, and the source field 64, an interlayer insulation film 66, and the flattening film 67 to order, and is formed, and the drain electrode 68 with which the drain field 63 constitutes power supply Rhine 67 (refer to <u>drawing 6</u>), and the source field 64 are connected to the transparent electrode 51 which is

[0007]

[Problem(s) to be Solved by the Invention] An EL element emits light by current drive, as mentioned above, at the time of a drive, current flows toward cathode from an anode plate, and current does not flow at the time of un-driving. That is, since current always flows only to an one direction, if a drive is repeated, space charge collects in [, such as between a hole transportation layer and luminous layers or between an electronic transportation layer and luminous layers,] an EL element, and it has become the cause in which this shortens the life of an EL element. Especially, it is thought even in the inside in an element that space charge tends to collect between a hole transportation layer and a luminous layer. Such a technical problem is the same, even if a drive method is a passive mold and is an active mold. [0008] Then, this invention aims at carrying out the current drive of the EL element so that a life can be lengthened as much as possible.

[0009]

[Means for Solving the Problem] This invention is characterized by applying a reverse bias between said anode plates and cathode at a non-display period in a electroluminescence display which emits light by having a hole transportation layer and a luminous layer at least, and supplying predetermined bias between an anode plate and cathode.

[0010] Moreover, when this invention inputs a pulse signal generated at a non-display period and this pulse signal is the 1st level, When the 1st potential for supplying said predetermined bias between said anode plates and cathode is impressed to said cathode or anode plate and said pulse signal is the 2nd level, It is characterized by having a selection circuitry which impresses the 2nd potential for supplying said reverse bias between said anode plates and cathode to said cathode or anode plate.

[0011] Moreover, in this invention, said pulse signal is characterized by being a blanking pulse signal or a clamp pulse signal generated at a non-display period.

[Embodiment of the Invention] <u>Drawing 3</u> shows the circuitry of EL display panel used for EL display by this invention, and is the same configuration as the former fundamentally.

[0013] Namely, the drive circuit for 1 pixel which this configuration is an active mold which has two or more pixels, and drives an organic EL device 20 TFT21 for switching which the status signal DATA from the display signal line 25 is impressed to a drain, and the selection signal SCAN from selection-signal Rhine 26 is impressed to the gate, and is turned on and off with a selection signal SCAN, The source of TFT21, and predetermined direct current voltage Vsc The capacitor 22 which is connected in between, is charged by the status signal supplied at the time of ON of TFT21, and holds the charge voltage VG at the time of OFF of TFT21, While connecting with power supply Rhine 27 to which a drain supplies the drive supply voltage Vdd and connecting the source to the anode plate 201 of an organic EL device 20 It is constituted by supplying the maintenance voltage VG from a capacitor 22 to the gate by TFT24 for a drive which carries out the current drive of the organic EL device 20. [0014] And as usual, although the drive supply voltage Vdd is positive potential called 10V and voltage Vsc is the same potential as Vdd, or touch-down (GND) potential, unlike the former, with this operation gestalt, the cathode 202 of an organic EL device 20 is connected to the terminal T which supplies not fixed potentials, such as touch-down (GND) potential, but adjustable potential.

[0015] It is the drain line which drawing 4 is the cross section showing the structure of EL element 20 shown in drawing 3, and TFT24 for a drive about two or more pixels, and consists of the aluminum to which 31 supplies a status signal DATA, supply-voltage Rhine which consists of the aluminum to which 32 supplies supply voltage Vdd, and the gate line which consists of the chromium with which 33 supplies a selection signal Scan, and the anode plate 201 of EL element 20 which 36 consists of TFT24 for a drive of drawing 3, and 37 consists of ITO, and

[0016] This TFT36 for a drive is the following, and is made and formed. First, the gate electrode 39 of chromium is formed on the transparent glass substrate 38, and the gate insulator layer 40 is formed on it. Next, the polish recon thin film 41 was formed on the gate insulator layer 40, this was covered upwards with the interlayer insulation film 42, and the drain line 31 and power supply Rhine 32 are formed. Furthermore, the laminating of the flattening insulator layer 43 is carried out, and the anode plate 37

which changes in ITO on it is formed. And power supply Rhine 32 is contacted in the drain field of the polish recon thin film 41, and an anode plate 37 is contacted in a source field. Moreover, the structure of the switching TFT21 shown in <u>drawing 3</u> is also the same as that of TFT36 for a drive, and the capacitor 22 connected to TFT21 consists of the chromium electrodes and polish recon thin films which sandwiched the gate insulator layer.

[0017] Moreover, the anode plate 37 is separated and formed for every pixel on the flattening insulator layer 43, and the EL element is formed by carrying out the laminating of the hole transportation layer 44, a luminous layer 45, the electronic transportation layer 46, and the cathode 47 to order on it. And when the hole poured in from the anode plate 37 and the electron poured in from cathode 47 recombine inside a luminous layer 45, light is emitted, and as this light shows by the arrow head, it emanates to the exterior from a transparent anode plate side. Moreover, a luminous layer 45 is separated and formed in the almost same configuration as an anode plate 37 for every pixel, and each light of RGB emits light from each EL element by using a further different luminescent material for every RGB.

[0018] Here, Alq which MTDATA, Alq3, and a MgIn alloy are used, and contains a DCM system as a dopant as luminous layers 45 of R, G, and B as a material of the hole transportation layer 44, the

[0018] Here, Alq which MTDATA, Alq3, and a MgIn alloy are used, and contains a DCM system as a dopant as luminous layers 45 of R, G, and B as a material of the hole transportation layer 44, the electronic transportation layer 46, and cathode 47, Alq which contains Quinacridone as a dopant, and the DPVBi system which contains a JISUCHIRIRU arylene system as a dopant are used.

[0019] By the way, to being formed independently for every pixel, as the anode plate 37 of an EL element was mentioned above, cathode 47 is formed in common to all pixels, as shown in <u>drawing 4</u>. Of the plan shown in <u>drawing 5</u>, cathode 47 is continuously formed in the whole surface so that still more clearly, the cathode material is extended as it is, and the end-connection child T with an external circuit is formed. The end-connection child T is connected with the end-connection child 49 who becomes with the copper formed in the rear face of the signal substrates 48, such as TAB and FPC, and is connected with an external circuit.

[0020] Next, the external circuit connected through the signal substrate 48 is explained, referring to drawing 1 and 2.

[0021] Drawing 1 is the circuit diagram showing the configuration of an external circuit, and consists of the display controller 1 and a selection circuitry 2. The decoder 3 which the display controller 1 decodes a video input signal, and outputs the video signal of R, G, and B in three primary colors, The video buffer 4 which carries out current amplification of the video signal from a decoder 3, and the synchronizing separator circuit 5 which separates a synchronizing signal from a video input signal, The blanking pulse generating circuit 6 and the clamp pulse generating circuit 7 which generate respectively a blanking pulse BLP and a clamp pulse CLP based on the separated synchronizing signal, It consists of the timing controller 8 which generates various kinds of timing signals used with an organic electroluminescence display panel based on the output of a synchronizing separator circuit 5. [0022] It connects with the end-connection child T to whom a selection circuitry 2 is connected with the cathode 202 (drawing 4, 47 of 5) of EL element 20 where it connects with a serial, and is constituted, the end of TFT9 is connected to the reverse bias voltage VBS, the end of TFT10 is connected to the voltage Vcd of touch-down potential or negative potential, and TFT 9 and 10 of n channels shows the other end of TFT 9 and 10 to drawing 3. A clamp pulse BLP is inputted into the gate of TFT9 as it is, and the reversal signal of a clamp pulse BLP is inputted into the gate of TFT10 through the inverter 11. Here, the reverse bias voltage VBS is set to voltage higher than the supply voltage Vdd shown in drawing 3, 20V [for example,].

[0023] As the video input signal inputted into the display controller 1 is shown in <u>drawing 2</u> a, the display period and the non-display period are separated clearly, and a blanking pulse BLP is outputted to a non-display period, as shown in <u>drawing 2</u> b. Moreover, a clamp pulse CLP is outputted as shown in <u>drawing 2</u> c, and it is outputted to this and a non-display period. In addition, drawing 2 d is Horizontal Synchronizing signal Hsync detached a synchronized part.

[0024] Since a clamp pulse BLP is set to L level at a display period, this L level signal is inputted into the gate of TFT9, as shown in <u>drawing 2</u> b, and H level signal which reversed L level signal is inputted into the gate of TFT10, TFT9 turns off and TFT10 turns on. Therefore, in a selection circuitry 2, the

voltage Vcd of touch-down potential or negative potential is outputted to the end-connection child T at a display period, and this voltage Vcd is supplied to the cathode 202 of all EL elements 20 through Terminal T. Since the anode plate 201 of all EL elements 20 is connected to the positive supply voltage Vdd through TFT24 for a drive as mentioned above, bias of the EL element is carried out to the forward direction, and the same current drive as usual is realized.


[0025] On the other hand, since it is set to H level at a non-display period, this H level signal is inputted into the gate of TFT9 and L level signal which reversed H level signal is inputted into the gate of TFT10. TFT9 turns on a clamp pulse BLP and TFT10 turns it off. Therefore, in a selection circuitry 2, the reverse bias voltage VBS is outputted to the end-connection child T at a non-display period, and this voltage VBS is supplied to the cathode 202 of all EL elements 20 through Terminal T. And since voltage VBS is set as voltage higher than supply voltage Vdd as mentioned above, voltage higher than an anode plate 201 joins the cathode 202 of EL element 20, A reverse bias starts EL element 20. [0026] Space charge will collect between the hole transportation layer 44 and a luminous layer 45 and between the electronic transportation layer 46 and a luminous layer 45, and EL element 20 will become the cause in which this shortens a life, if a current drive is repeated at a display period. However, with this operation gestalt, since a reverse bias starts EL element 20 at a non-display period, the space charge which collected between the hole transportation layer 44 and a luminous layer 45 and between the electronic transportation layer 46 and the luminous layer 45 will discharge. Especially, since a blanking pulse BLP is periodically outputted for every 1 level period in a non-display period, discharge of a charge is performed frequently and it can prevent that a charge collects as much as possible. Therefore, the life of EL element 20 can be lengthened.


[0027] In addition, although the blanking pulse BLP from the display controller 1 was inputted into the selection circuitry 2 instead, you may make it input other pulses outputted only in a clamp pulse CLP or a non-display period with this operation gestalt.


[0028] Moreover, although it was made to change the voltage which makes an anode plate fixed potential and is supplied to cathode by the selection circuitry with this operation gestalt, you may make it change the voltage which makes cathode fixed potential and is supplied to an anode plate at reverse by the selection circuitry, and the voltage supplied to the both sides of an anode plate and cathode may be further changed by the selection circuitry.


[Effect of the Invention] It can realize lengthening the life of an EL element, without affecting the drive in a display period in any way, since the space charge which collects in an EL element by repeating a current drive was made to discharge at a non-display period according to this invention.

[Translation done.]









[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許山嶼公開發号 特開2000-268957

(P2000-268957A)

(43)公開日 平成12年9月29日(2000.9.29)


(51) Int.CL' 織別配号		F I	テーマヨージ(参考)
H 0 5 B 33/08		H 0 5 B 33/08	3 K 0 O 7
G 0 9 G 3/20	612	G 0 9 G 3/20	612T 5C080
	670	6 7 0 J	
3/30		3/30	J
H05B 33/14		H05B 33/14 A	
		密查請求 京請求	商求項の数3 OL (全 6 回)
(21) 出顧番号	物顧平11−73927	(71) 出順人 000001889 三洋電機株式会社	
(22)出顧日	平成11年3月18日(1999.3.18)	大阪府守口心京阪本通2丁目5番5号	
		(72) 発明者 古宮 正	到
		大阪府代	70市京阪本通2丁目5番5号 三
	.*	存電機	大会社内
		(74)代理人 1001113	83
· ·		弁理士	芝野 正雅
		ドターム(参考) 3MD	07 ABL1 BB97 CB01 DAG1 1893
•		. *	EBOO CYOS
		500	80 AAG6 8805 DD29 EE25 FF12
	•		0008 1105 1103 1104 1108
	•	.	•

(54) 【発明の名称】 エレクトロルミネッセンス表示整督

(57)【要約】

【課題】 電流駆動を繰り返すことによってEL素子内に 空間電荷が溜まり、これが原因となってEL素子の寿命を 短くすることを極力防止する。

【解決手段】 陽極と陰極の間に少なくともホール輸送 層及び発光層を有し、所定のパイアスを供給して発光を 行うEL表示装置において、非衰示期間に甘レベルを、そ して表示期間にしレベルとなるブランキングパルスBLP に応じて、駆動時に陽極に供給する電優電圧より高い電 圧VBSと、接地電圧又は負電圧Vcdの何れかを陰極に供給 する選択回路を設け、非表示期間に陽極と陰極の間に逆 パイアスをかけることにより、素子内に溜まる空間電筒 を定期的に排除する。



【特許請求の範囲】

【語求項1】 陽極と陰極の間に、少なくともホール輸送層及び発光層を有し、所定のパイアスを供給することにより発光を行うエレクトロルミネッセンス表示装置において、非表示期間に前記陽極と陰極の間に逆パイアスをかけるようにしたことを特徴とするエレクトロルミネッセンス表示装置。

【請求項3】 前記パルス信号は、非表示期間に発生するプランキングパルス信号もしくはクランプパルス信号であることを特徴とする請求項1又は2記載のエレクトロルミネッセンス表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、陽極と陰極の間に、少なくともホール輸送層及び発光層を有し、所定の バイアスを供給することにより発光を行うエレクトロル ミネッセンス表示装置に関する。

[0002]

【従来の技術】有機EL素子は、自ち発光するため液晶表示装置で必要なバックライトが要ちず薄型化に最適であると共に、視野角にも制限が無いため、次世代の表示装置としてその実用化が大きく期待されている。

【①①①3】とのような有機EL素子は、図7に示すように、ITD等の透明電極から成る陽極51とMaIn合金から成る階極55との間に、MTDATAから成るホール輸送層52、TPDとRubreneから成る発光層53、Alq3から成る電子輸送層54を順に積層して形成されている。そして、陽極51から注入されたホールと陰極55から注入された電子とが発光層53の内部で再結合することにより光が放たれ、図中の矢印で示すように光は透明な陽極側から外部へ放射される。

【0004】 この有級ELを駆動する表示装置には、単純 40 マトリクス構造のパッシブ型と、TFTを用いるアクティブ型の2種類があり、アクティブ型においては、従来、図6に示す駆助回路が用いられていた。

【① 0 0 5 】図6において7 0 が有機EI素子であり、1 回素分の駆動回路は、表示信号ライン7 5 からの表示信号DATAがドレインに印加され、選択信号ライン7 6 からの選択信号SCANがゲートに印加され、選択信号SCANCよりオンオフするスイッチング用TFT7 1 と、TFT7 1 のソースと所定の直流電圧Vsc 間に接続され、TFT7 1 のオン時に供給される表示信号により充電され、TFT7 1 の

オフ時には充電電圧VCを保持するコンデンサ72と、ドレインが駆動電源電圧Vdを供給する電源ライン77に接続され、ソースが有機EL素子70の陽極に接続されると共に、ゲートにコンデンサ72からの保持電圧VOが供給されることにより有機EL素子70を電流駆動する駆動用TFT74によって構成されている。また、通常、有機EL素子の陰極は接地(GND)電位に接続されており、駆動電源電圧Vddは例えば10Vといった正電位である。また、電圧Vscは例えば、Vddと同一電位あるいは接地(GND)電位である。

【0006】この駆動用のTFT74は、図7に示すように、ガラス基板60上に、ゲート電極61、ゲート絶縁膜62、ドレイン領域63、チャネル領域及びソース領域64を有するポリシリコン薄膜65、層間絶縁膜66、平坦化膜67を順に積暑して形成されており、ドレイン領域63は電源ライン67(図6参照)を構成するドレイン電極68に、そして、ソース領域64は有機EL素子の概極である透明電極51に接続されている。【0007】

20 【発明が解決しようとする課題】EL素子は上述したように電流駆動により発光し、駆動時には陽極から陰極に向かって電流が流れ、非駆動時には電流は流れない。つまり、常に一方向にしか電流が流れないため駆動を繰り返すと、ホール輸送層と発光層の間、あるいは電子輸送層と発光層の間等EL素子内に空間電荷が選まり、これがEL素子の寿命を短くする原因になっている。等に、素子内のうちでも、ホール輸送層と発光層の間に空間電荷が溜まりやすいと考えられている。このような課題は、駆動方式がバッンブ型であってアクティブ型であっても同30 様である。

【0008】そこで、本発明は、寿命を極力長くできるようにEL素子を電流駆動することを目的とする。 【0009】

【課題を解決するための手段】本発明は、隔極と陰極の間に、少なくともホール輸送層及び発光層を有し、所定のパイアスを供給することにより発光を行うエレクトロルミネッセンス表示装置において、非表示期間に前記陽極と陰極の間に逆パイアスをかけるようにしたことを特徴とする。

【0011】また、本発明では、前記パルス信号は、非 表示期間に発生するブランキングパルス信号もしくはク ランブパルス信号であるととを特徴とする。

50 [0012]

【発明の冥施の形態】図3は、本発明によるEL表示装置 に用いるEL表示パネルの回路構成を示しており、基本的 には従来と同一構成である。

【①①13】即ち、この構成は複数の画素を有するアク ティブ型であって、有機EL素子20を駆動する1 画素分 の駆動回路は、表示信号ライン25からの表示信号DATA がドレインに印加され、選択信号ライン26からの選択 信号SCANがゲートにED加され、選択信号SCANによりオン オフするスイッチング用TFT21と、TFT21のソースと 所定の直流電圧Vsc 間に接続され、TFT2 1のオン時に 供給される表示信号により充電され、TFT2 1のオフ時 には充電電圧にを保持するコンデンサ22と、ドレイン が駆動電源電圧Vooを供給する電源ライン27に接続さ れ、ソースが有機EL業子20の職権201に接続される と共に、ゲートにコンデンサ22からの保持電圧でが供 始されることにより有機EL素子20を電流駆動する駆動 用TFT24によって構成されている。

【①①14】そして、従来同様、駆動電源電圧vadは例 えば10Vといった正常位であり、電圧Vscは例えばVdd と同一電位あるいは接地 (GND) 電位であるが、本実施 形態では、有機EL素子20の陰極202は、従来と異な り、接地(GND)電位等の固定電位ではなく、可変電位 を供給する端子Tに接続されている。

【0015】図4は、複数の画素について、図3に示す EL素子20及び駆動用TFT24の構造を示す断面図で あり 31は表示信号DATAを供給するアルミニウムより 成るドレインライン、32は電源電圧Votを供給するア ルミニウムより成る電源電圧ライン。33は選択信号5c anを供給するクロムより成るゲートラインであり、36 が図3の駆動用TFT24、そして、37がITGより成り回 39 素電極を構成するEL素子20の陽径201を表してい

【①①16】この駆動用TFT36は以下のようにして形 成する。まず、適明なガラス基板38上にクロムのゲー ト電極39を形成し、その上にゲート絶縁膜40を成膜 する。次にゲート絶縁膜40の上にポリシリコン薄膜4 1を成膜し、これを層間絶繰膜42で覆った上にドレイ ンライン31及び電源ライン32を形成する。更に、平 坦化絶縁膜43を綺層し、その上にITCにて成る陽径3 7を形成する。そして、ポリシリコン薄膜4.1のドレイ 40 ン領域を電源ライン32にコンタクトし、ソース領域を 院価37にコンタクトする。また、図3に示すスイッチ ングTFT2 1の機造も駆動用TFT36と同一であり、TFT 21に接続されるコンデンサ22はゲート絶縁膜を挟ん だクロム電極とポリシリコン薄膜から構成されている。 【10017】また、陽極37は平坦化絶縁膜43上に各 画素毎に分離して形成されており、その上にホール輸送 層44,発光層45, 電子輸送層46、陰極47が順に 箱磨されることにより、EL素子が形成されている。そし て、陽径37から注入されたホールと陰径47から注入。5g。が明暗に分離されており。ブランキングパルスBLPは図

された電子とが発光層45の内部で再結合することによ り光が放たれ、この光が矢印で示すように透明な陽極側 から外部へ放射される。また、発光層45は隔極37と ほば同様の形状に画素毎に分離して形成され、更にRG B毎に異なる発光材料を使用することにより、RGBの 各光が各EL素子から発光される。

【1)()18】ととで、ホール輸送圏44,電子輸送圏4 6、陰極47の射料として、例えば、、MTDATA、Alq3。 Main合金が用いられ、また、R, G、Bの各々の発光層 45としては、DOI系をドーパントとして含むAlg. キナ クリドンをドーパントとして含むAlg、ジスチリルアリ ーレン系をドーパントとして含むDP/Bi系を使用してい る.

【0019】ところで、EL素子の院便37は上途したよ うに画素毎に独立して形成されているのに対し、陰極4 7は図4に示すように全画素に対して共通して形成され ている。図5に示す平面図により更に明らかなように、 陰極47は連続して一面に形成されており、その陰極材 料をそのまま引き延ばして外部回路との接続端子Tが形 成されている。接続端子Tは、TABやFPC等の信号基板4 8の裏面に形成された銅等でなる接続端子49に連結さ れて、外部回路と接続される。

【0020】次に、信号墓板48を介して接続される外 部回路について、図1及び2を参照しながら説明する。 【① 021】図1は、外部回路の構成を示す回路図であ り、表示コントローラ!と選択回路2から成る。表示コ ントローラ1は、ビデオ入力信号をデコードしてR、 G、Bの3原色のビデオ信号を出力するデコーダ3と、 デコーダ3からのビデオ信号を電流増帽するビデオバッ ファ4と、ビデオ入力信号から同期信号を分離する同期 分能回路5と、分離された同期信号に基づいてプランキ ングパルスULP及びクランプパルスCLPを各ヶ発生するブ ランキングパルス発生回路6及びクランプパルス発生回 路7と、同期分配回路5の出力に基づき有級EL表示パネ ルで使用する各種のタイミング信号を発生するタイミン グコントローラ8とより成る。

【0022】遺訳回路2は、nチャンネルのTFT9と 10が直列に接続されて構成され、TFT9の一端は逆 バイアス電圧VBSに接続され、TFT10の一端は接地 舞位もしくは負電位の電圧vcdと接続され、TFT9及 び10の他編は、図3に示すEL素子20の陰極202 (図4, 5の47) に繋がる接続端子Tに接続されてい る。TFT9のゲートにはクランプパルスBLPがそのま ま入力され、TFT 1 0 のゲートにはインバータ 1 1 を介 してクランプバルスBLPの反転信号が入力されている。 ことで、逆バイアス電圧VBSは、図3に示す電源電圧Vad より高い電圧、例えば20Vに設定されている。 【0023】表示コントローラ1に入力されるビデオ入 力信号は、図2aに示すように、表示期間と非衰示期間

2 bに示すように非表示期間に出力される。また、クランプパルスQPは図2cに示すように出力され、とれまた非表示期間に出力される。尚、図2dは同期分離された水平同期信号Hsyncである。

【①①24】図2はに示すようにクランプバルスBLRは、表示期間にしレベルになり、このしレベル信号がTFT9のゲートに入力され、しレベル信号を反転したHレベル信号がTFT10のゲートに入力されるので、TFT9がオフしTFT10がオンする。よって、選択回路2では、表示期間に接地電位もしくは負電位の電圧Vcdが接続端子Tに出力され、この電圧Vcdが増子Tを通して全EL素子20の階極201は、上述したように駆動用TFT24を介して正の電源電圧Vddに接続されているので、EL素子は順方向にバイアスされ、従来と同様の電流駆動が実現される。

【0025】一方、クランプパルスBLRは、非表示期間に日レベルになり、この日レベル信号が丁F丁9のゲートに入力され、日レベル信号を反転したしレベル信号が丁F丁10のゲートに入力されるので、丁F丁9がオン 20 し丁F丁10がオフする。よって、選択回路2では、非表示期間に逆パイアス電圧VBSが接続端子丁に出力され、との電圧VBSが端子丁を通して全日素子20の陰極202に供給される。そして、電圧VBSは、上述したように電源電圧Vadより高い電圧に設定されているので、EL素子20の陰極202に院極201より高い電圧が加わり、EL素子20には逆パイアスがかかる。

【①①26】EL素子20は、表示期間に弯流駆動を繰り返すと、ホール輸送層44と発光層45との間や電子輸送層46と発光層45との間に空間電荷が溜まり、これ 30 が寿命を短くする原因になる。しかし、本実施形態では、非表示期間にEL素子20に逆バイアスがかかるため、ホール輸送層44と発光層45との間や電子輸送層46と発光層45との間に溜まった空間電荷は放電されてしまう。特に、ブランキングパルスBLRは、非表示期間において1水平期間毎に定期的に出力されるため、電荷の放電が頻繁に行われ、電荷が溜まることを極力防止できる。よって、EL素子20の寿命を長くできる。

【① 027】尚、本実施形態では、選択回路2に表示コントローラ1からのブランキングパルスBLPを入力する 4ようにしたが、その代わりにクランブパルスQPあるい *

* は非表示期間でのみ出力される他のバルスを入力するようにしてもよい。

【0028】また、本実能形態では、陽極を固定電位とし陰極へ供給する電圧を選択回路によって変化させるようにしたが、逆に、陰極を固定電位とし陽極へ供給する電圧を選択回路によって変化させるようにしてもよく、原には、陽極と陰極の双方に供給する電圧を選択回路によって変化させても良い。

[0029]

【発明の効果】本発明によれば、電流駆動を繰り返すことによってEL素子内に溜まる空間電荷を非表示期間に放電するようにしたので、表示期間での駆動に何ら影響を与えることなく。EL素子の寿命を長くすることが実現できる。

【図面の簡単な説明】

【図1】本発明の実施形態における外部回路機成を示す 回路図である。

【図2】図1に示す回路の動作を競明するためのタイミングチャートである。

5 【図3】本発明の実施形態におけるEL表示パネルの構成 を示す回路図である。


【図4】本発明の実施形態におけるEL表示パネルの構造を示す断面図である。

【図5】本発明の真施形態におけるEL表示パネルの構造を示す平面図である。


【図6】従来のEL表示装置の構成を示す回路図である。 【図7】従来のEL表示装置の構造を示す断面図である。 【符号の説明】


- 1 表示コントローラ
- 19 2 選択回路
 - 6 プランキングパルス発生回路
 - 7 クランプバルス発生回路
 - 20 EL素子
 - 21 スイッチング用TFT
 - 24 駆動用TFT
 - 201、37 陽極
 - 202,47 陰極
 - 4.4 ホール輸送層
 - 4.5 発光層
 - 4.6 電子輸送層


[227]





特闘2000-268957











(6)

特闘2000-268957

[26]

